<简介

　　矽微公司的1553B控制器IP核“FBIP1553FT”是一个遵循MIL-STD-1553A/B标准的总线控制器。FBIP1553FT内部实现了总线控制器（BC:Bus Controller）、远程终端（RT:Remote Terminal）和总线监视器（BM:Bus Monitor）三种总线设备的功能，支持MIL-STD-1553A/B所规定的全部总线协议。考虑到军工和航空/航天领域要求总线控制器要具备很高的可靠性，所以矽微公司在开发FBIP1553FT时，采用了Fault Tolerant 和Fail Safe的混合设计思想。FBIP1553FT内部的存储性单元均采用了容错设计，可以自动纠正由于恶劣的外部环境（射线、电磁干扰、辐照等）引起的误翻转（SEU）。

　　<特性

　　■支持完整的MIL-STD-1553B协议，支持的消息类型包括:

　　■BC → RT；

　　■RT → BC；

　　■RT → RT；

　　■Broadcast；

　　■Mode code；

　　■总线控制器（BC）

　　■支持自动重试

　　■重试策略可配置

　　◆重试次数可配置

　　◆是否切换总线可配置

　　■支持消息帧循环发送

　　■可编程的消息时间间距/帧时间间距

　　■可编程的应答超时时间

　　■支持硬件信号量

　　用户可以根据此信号量得知当前有几帧数据等待处理，从而实现不同消息 帧的无间隙发送，做到总线的准确定时。

　　■远程单元（RT）

　　■可配置的非法指令表

　　■支持多种存储器管理方式

　　◆支持单缓冲

　　◆支持双缓冲

　　◆支持循环缓冲

　　■每个模式命令均可以产生中断（由模式命令中断表来配置）

　　■可根据子地址来决定状态字的BUSY位是否置1

　　■控制器上电复位后为RT状态，同时BUSY位置1

　　■总线监视器（BM）

　　■基于总线字的监视

　　■触发条件可配置

　　■其他

　　■FBIP1553FT采用HDL语言编码，独立于目标工艺，可以在FPGA中实现，也 可以在ASIC中实现。

　　■寄存器定义和存储器布局同DDC公司的BU6158x完全兼容；

　　■可根据目标器件的片内资源和实际需要自行配置总线控制器内部memory的 容量，MEMORY容量最大为64K字（双字节）；

　　■异步总线接口，支持8位、16位主机总线；

　　■FBIP1553FT采用容错设计，可抑制SEU（Single Event Upset），满足军 工和航空/航天领域的应用要求；

　　■采用FBIP1553FT实现的控制器具有Fail safe 功能，当外部环境条件超出 控制器的容忍范围时，控制器自动回位到空闲状态，从而避免造成总线设 备的误动作。

　　■支持目前流行的MIL-STD-1553B总线收发器；

　　<支持FPGA器件

　　■ALTERA CYLONEI/II/III and STRATIX

　　■XILINX SPARTAN and VIRTEX

　　■ACTEL PROASIC

　　<销售形式

　　■FPGA 网表

　　■ASIC 网表

　　FBIP1553FT IP核评估套件包括评估板、评估程序源代码和IP核技术资料。IP核评估板采用MCS-51处理器和ALTERA的CYCLONE FPGA实现。评估程序源码采用ANSI C编写，采用KEIL C编译器编译。评估程序内嵌了一个监控调试程序，用户可在WINDOWS的串口调试软件“超级终端”下查看评估程序的运行情况。