随着表面贴装技术发展和元器件的日益小型化，印制电路组件也日益向小型化和高密度方向发展，这给印制电路组件的三防措施提出了新的要求。存在于传统三防之中的涂层厚且不均、棱角处涂层较薄、介电强度不够、有针孔和气泡等弊端尤为突出。

　　Parylene采用了一种独特的化学气相沉积工艺（CVD）。CVD工艺最早应用于半导体工业的外延生长，整个过程是气态反应，又在真空条件下进行，因而可以获得非常均匀的涂层，Parylene达到其它方法难以实现的同形性。

　　派瑞林沉积过程过程主要有三步:

　　1. 真空130℃条件下固态派瑞林材料升华成气态。

　　2. 真空680℃条件下，将气态双份子裂解成活性单体。

　　3. 真空常温下，气态单体在基体上生长聚合。