软件无线电中通常采用的ADC和DAC的结构包括以下4种类型:

　　（1）并行结构，包括Flash-ADC和串状DAC；

　　（2）分段结构，包括折叠内插ADC和“分段”梯形DAC；

　　（3）迭代结构，包括分区ADC、流水线型ADC、逐次逼近型ADC；

　　（4）Σ-△结构，包括Σ-△ADC和DAC。

　　下面以ADC为例对以上几种结构进行介绍。

　　1．并行结构

　　并行结构的数据转换器的基本思想是:同时比较待转换的信号电平与所有级别的量化电平之间的关系，在模拟信号和数字信号之间相互转换。并行结构所对应的A/D和D/A转换器件分别为Flash-ADC和串状DAC。

　　Flash-ADC内含一列并联比较器，一列由电阻分压器产生的电平作为相应的比较器的基准电压。被转换的模拟电压信号同时加到全部比较器上，各比较器的输出经编码后作为ADC的输出，如图2.12所示。

　　一个分辨率为N（bit）的Flash-ADC含有2N个精密电阻，2N?1个高速比较器；分辨率每增加1bit，需要增加2N个精密电阻和2N个高速比较器，这会大大增加集成的复杂度和器件功耗。因此一般Flash-ADC的分辨率无法达到很高。

　　串状DAC是实现Flash-ADC的逆操作，因使用电阻串来构造参考电压而得名，在有的书中也被称为开尔文分配器。串状DAC依靠待转换数据来控制一组开关，以产生合适的电流通过精密电阻，从而产生合适的模拟信号电压。

　　并行结构只需要一级模拟电路，因此具有设计简单，转换时间短，速度快的优点，在所有可能的结构中提供最快的数据转换。在分辨率要求较低的情况下，Flash-ADC和串状DAC两种结构都容易采用超大规模集成电路（VLSI）进行设计。然而，由于比较器（或开关）和精密电阻的数量随着转换器的分辨率呈指数增长，Flash-ADC和串状DAC的芯片面积和功耗也随之呈指数增长。

　　A06B-0078-B103

　　A06B-0077-B103

　　A06B-0075-B403

　　A06B-0075-B303

　　A06B-0075-B203

　　A06B-0075-B103

　　A06B-0075-B003

　　A06B-0063-B403

　　A06B-0063-B303

　　A06B-0063-B203

　　A06B-0063-B103

　　A06B-0063-B003

　　A06B-0062-B103

　　A06B-0061-B403

　　A06B-0041-B605#S042

　　A06B-0034-B675

　　A06B-0034-B175#7008

　　A06B-0034-B175

　　A06B-0034-B077

　　A06B-0034-B075#0008

　　A06B-0034-B075

　　A06B-0034-B007

　　A06B-0033-B075#7000

　　A06B-0032-B675

　　A06B-0032-B575

　　A06B-0032-B075#7000

　　A06B-0027-B100

　　A06B-0016-B503

　　A06B-0016-B203#0100

　　A06B-0015-B403

　　A05B-2518-C202#EMH

　　A02B-0166-B501

　　A02B-0098-B541

　　A02B-0098-B511